SL3000B系列
SL3004B高性能誤碼儀主機
高性能誤碼儀特點：
單機設備支持6個可擴展功能槽位， 靈活配置不同模塊
1GBaud-32.4GBaud,連續(xù)可調(diào)
-
支持NRZ/PAM4編碼信令格式
-
豐富的抖動和哚聲注入功能
-
支持高達1.8V的差分高壓輸出
-
支持PRBS隨機碼、16Gbit用戶自定義碼型
-
**的信號完整性和豐富的**功能
-
? 支持NRZ，PAM4編碼信令格式
? 國內(nèi)**支持主流協(xié)議一致性測試的**
臺式誤碼儀， 通過豐富的低頻抖動和高頻
抖動注入模擬真實世界的復雜環(huán)境
- 周期性SJ抖動注入
- 周期性PJ抖動注入
- 隨機抖動RJ注入
- 串擾抖動BUJ注入
- 擴頻時鐘SSC注入
- 外部抖動注入
? 豐富的各種噪聲注入
- 共模噪聲CMI注入
- 差模噪聲DMI注入
- 寬帶白噪聲BBN注入
-
PPG內(nèi)置4個FFE Taps，
提供靈活的預失真設置來進行通道補償
? PPG支持高達1.8V的差分高壓輸出
? PPG針對不同的速率支持上升時間可調(diào)功能
? PPG多通道間支持高達ps分辨率的相位/Skew調(diào)整功能
? PPG支持多種隨機碼型和業(yè)內(nèi)*高的**自定義碼型
- PRBS隨機碼， 高頻/中頻/低頻時鐘碼
- ≥4Gbit的用戶自定義碼型
? 接收端ED支持**自動均衡功能輕松滿足各種復雜測試環(huán)境
? 接收端ED內(nèi)置了CDR時鐘恢復功能，無需外部時鐘輸入
-
-
-
-
誤碼儀創(chuàng)建壓力眼來模擬真實世界的信號完整性問題
-
RX接收機是整個高速鏈路的*終環(huán)節(jié)，接收機測試由于在芯片內(nèi)部，在絕大多數(shù)場景無法直接觀測信號完整性問題。*
主流的方式是通過創(chuàng)建*的壓力眼來模擬真實世界*苛刻的運行環(huán)境。誤碼儀是構建和校準壓力眼的核心測試儀器。
對于一個高速傳輸鏈路，接收機需要能夠在*嚴苛的環(huán)境中保證能夠可靠的接收傳輸?shù)臄?shù)據(jù)。發(fā)送端和鏈路上的各種信
號完整性問題都會惡化信號，減小接收機的余量。SL3000B系列誤碼儀提供***的RX接收機壓力眼測試方案，能夠注
入多達10種不同類型的抖動，噪聲等信號完整性損傷，模擬真實世界*嚴苛復雜的環(huán)境。
SL3000B系列高性能誤碼儀
SL3004B高性能誤碼儀主機應用
隨著數(shù)字電路工作速度的提高，PCB、連接器、背板上信號的傳輸速率也越來越高，其中串行數(shù)據(jù)通信在傳輸中占據(jù)主導
地位。 按照*嚴格性能標準設計的擁有精密設計的各種高速互連的PCIE/ETH/VPX背板，以及高速線纜， 在當今國防對于
高速信號需求普遍存在的大背景下變得至關重要。背板是嵌入式系統(tǒng)中的通信主干，必須按照嚴格的信號完整性標準進
行設計，以確保系統(tǒng)內(nèi)模塊之間及時、準確的數(shù)據(jù)傳輸。 隨著系統(tǒng)轉向支持100G-baseKR4/CR4、PCIe Gen4/5協(xié)議等的更
高串行比特率，高信號完整性對于實現(xiàn)故障**操作至關重要。要滿足高速傳輸?shù)男阅茴A期，特別是高速接收機的性能，
接收機容限測試至關重要。
除此之外高速IEEE ETH以太網(wǎng)主流速率已經(jīng)從10Gbps支持到25Gbps，53Gbps，消費電子類的高速總線PCIE、USB3/4的
信號速率已經(jīng)覆蓋了從2.5Gbps到20Gbps的速率范圍，高速FPGA的串行高速接口速率則從8Gbps猛增到28Gbps，DSP
和ADC/DAC從3Gbps過度到32Gbps。SL3000B系列高性能誤碼儀能夠針對各種高速協(xié)議標準和非標的速率進行接收機容
限測試。
高性能誤碼儀典型應用領域
? 高速互聯(lián)信號完整性測試
? 高速芯片SERDES/FPGA/DAC/ADC的高速接口的接收機容限和余量測試
? 高速數(shù)據(jù)中心/光通信/光模塊的研發(fā)測試
? 激光通信和相干光的研發(fā)測試
? 各種高速標準和非標準總線的預先物理層一致性測試
高性能誤碼儀測試環(huán)境構建
使用誤碼率測試儀（BERT）進行高速串行接口的物理層測試，可以有效確保高速系統(tǒng)的信號完整性、可靠性和性能。
以下是詳細的步驟和方法：
測試準備
? 系統(tǒng)分析：熟悉高速串行接口和通信系統(tǒng)的內(nèi)部結構，包括發(fā)送器、接收器、均衡器和PCB布線等，以及鏈路的插損評估。
? 測試計劃：制定詳細的測試計劃，明確測試目標、范圍和所需的設備。
? 可測性設計： 對于被測DUT檢查是否有可測性設計， 設計專用或者通用的測試夾具，
保證BERT誤碼儀能夠通過測試夾具把信號送個被測DUT的接收端。
設置和校準BERT
? 設備準備：準備BERT、示波器、測試夾具、連接線纜、衰減器等必要設備。
? 校準BERT：對BERT需要測試的項目連接示波器或者其他儀器 設備進行校準。
測試配置
? PRBS信號生成：配置BERT生成不同長度的PRBS信號（如PRBS7、PRBS15、PRBS31）。
? 數(shù)據(jù)速率設置：設置BERT的工作數(shù)據(jù)速率，覆蓋系統(tǒng)的設計范圍。
? 設置撥入經(jīng)過校準的幅度/抖動/噪聲和通道
BER和JTOL測試執(zhí)行
? 接收機RX BER誤碼率測試：將PRBS信號通過發(fā)送器發(fā)送到接收器，并通過BERT記錄誤碼情況。
? 接收機RX JTOL抖動容限測試。設置JTOL的SJ/PJ抖動注入的頻率范圍和對應的抖動幅度。
? 誤碼計數(shù)：記錄每個測試節(jié)點的誤碼數(shù)量和誤碼率（BER）。
BER和ITOL測試執(zhí)行
? 接收機RX ITOL抖動容限測試。設置JTOL的噪聲抖動注入的幅度范圍。
? 誤碼計數(shù)：記錄每個噪聲幅度下的誤碼數(shù)量和誤碼率（BER）
BER和串擾測試
? 在系統(tǒng)內(nèi)部的關鍵信號路徑上分析近端串擾和遠端串擾。
? 通過多通道誤碼儀注入高速PRBS31信號，在串擾條件下運行BER測試，評估串擾對誤碼率的影響。
高速接收機的抖動容限測試 JTOL
JTOL是評估高速接收機能力的經(jīng)典測試項目，下圖是針對VSR短距傳輸類型的RX接收端測試硬件環(huán)境。整個硬件測試環(huán)
境的構建是為了提供一個*嚴苛的測試環(huán)境，通過誤碼儀來注入各種模擬真實世界的抖動，串擾，物理鏈路來測試RX接
收端的誤碼率，得到接收端的余量。
由于絕大多數(shù)RX接收芯片或者模塊都內(nèi)置了時鐘恢復電路CDR， 一個高速鏈路的接收端對于不同的頻率的抖動分量會
經(jīng)過CDR后被衰減或者放大。 通過高速誤碼儀注入不同頻率的周期性抖動， 能夠**的測試出RX接收機對于真實世界
的抖動的容忍余量；并且能夠刻畫出接收端的CDR的環(huán)路響應曲線。 無論是以太網(wǎng)標準為主IEEE 802.3， 以及派生出來
的RapidIO, OIF-CEI, JESD, RapidIO， 還是以PCIE為主的高速標準， JTOL都是保證高速鏈路可靠性和穩(wěn)定性的必測物理
層參數(shù)。 下圖是一個典型的JTOL的mask模板。
SL3000B高速誤碼儀配置和選型指南
